[請益] 快取記憶體是包含在輸入輸出子系統嗎?

[timmy999 (憤怒a阿宅)]

大一計概 在讀書的時候被這兩張圖搞混了

https://imgur.com/5t4kz6z

https://imgur.com/T03cZ7U

請問這個意思是快取記憶體是包含在輸入/輸出子系統裡嗎?

因為google的結果他說快取記憶體是在CPU和主記憶體之間



這裡不知道能不能問  有違規會自刪

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 122.118.221.130
※ 文章網址: https://www.ptt.cc/bbs/hardware/M.1540373241.A.E1E.html
推 a2935373: https://goo.gl/V3DV2s 兩個東西完全不同 不要混為一談
→ a2935373: 你第二張圖示有問題 馮紐曼架構core-cache-ram層層傳輸
→ a2935373: 他不是子系統 IO部分因為現代CPU整合的關係被包進去
→ a2935373: 早期還有獨立北橋的時代也是跟MC(記憶體控制器)放一起
→ a2935373: 現在晶片整合程度更高 有些連USB/SATA這類低速IO也進去
→ maniaque: 圖過度粗略吧.....
→ maniaque: 因為還有 chipset 根本沒畫出來....
聽不太懂 所以他是獨立出來的？那會是在圖一的那個位置？
※ 編輯: timmy999 (1.200.33.200), 10/24/2018 18:24:16
→ LiNcUtT: 現在都在圖一的CPU裡
了解 謝謝
※ 編輯: timmy999 (1.200.33.200), 10/24/2018 18:50:52
推 a2935373: SOC不一定有chipset