author:sasako - Electronics - 批踢踢實業坊

‹ 看板精華區

最舊 ‹ 上頁下頁 › 最新

11

Re: [問題] Verilog 中如何去實現arctan?

sasako

8/31

2

Re: [問題] 請問這樣的觀念對嗎(verilog HDL)?

sasako

8/25

Re: [問題] 請問大家要如何用verilog HDL實現pipe …

sasako

8/25

2

[問題] 關於FPGA合成問題

sasako

8/04

1

Re: [問題]"乘法"與電路和成(design vision)

sasako

5/28

Re: [問題]verilog控制LED亮喑

sasako

5/16

1

Re: [問題]verilog一問

sasako

5/16

Re: [問題] 數位電路問題

sasako

5/08

1

Re: [問題] verilog寫法問題

sasako

5/06

1

Re: [問題] verilog monitor

sasako

4/17

Re: [問題] 請問關於delay加法器的寫法

sasako

4/08

M

1

Re: [請益] Design Compiler

sasako

12/25

1

Re: [請益] Design Compiler

sasako

12/22

M

1

Re: [問題] 數位設計心態問題

sasako

12/21

M

Re: [數位] RTL code使用synthesis script

sasako

12/11

Re: [數位] RTL code使用synthesis script

sasako

12/11

1

[數位] RTL code使用synthesis script

sasako

12/10

1

Re: 請問fifo與加法器及乘法器

sasako

11/30

1

Re: [問題] 請問verilog的問題

sasako

11/28

Re: 請問verilog語法問題 @(*)

sasako

11/23