author:tjyee - Electronics - 批踢踢實業坊

‹ 看板精華區

最舊 ‹ 上頁下頁 › 最新

1

[問題] PLL VCO壓控電壓問題

tjyee

3/24

1

[問題] PLL中Charge pump current missmatch

tjyee

3/15

[問題] gshunt ramping failed!!!

tjyee

3/09

[問題] VCO phase noise 繪圖

tjyee

1/03

[問題] peak current mode control 補償問題

tjyee

12/15

3

[問題] LC tank VCO hspice ADS

tjyee

10/18

2

[問題] PLL的怪現象

tjyee

10/15

1

[問題] gate level 與 transistor level差別

tjyee

10/11

1

Re: [問題] 2/3 divider

tjyee

9/28

2

[問題] 2/3 divider

tjyee

9/22

[問題] 關於fractional-N PLL問題

tjyee

9/11

[問題] sigma-delta PLL問題

tjyee

9/10

1

[問題] simulink建立MASH model

tjyee

9/01

3

[問題] 有關分數型PLL

tjyee

8/21

[問題] 用ADS模擬PLL model的phasenoise圖

tjyee

6/28

3

[問題] cmos mems oscillator

tjyee

5/20

1

[問題] 轉阻放大器模擬

tjyee

3/25

2

[問題] loop gain 與振盪頻率的關係

tjyee

3/15

[問題] 關於mems 振盪電路

tjyee

1/23

2

[問題] 關於LVS

tjyee

1/15